Sintesi ASIC, STA e Progettazione Fisica: Flussi Cadence e Synopsys

Approfondire la comprensione della pipeline di progettazione dei semiconduttori è essenziale per avviare una carriera di successo nell'ingegneria VLSI. Questo corso basato su testo ti guida attraverso l'intero flusso di progettazione ASIC, colmando il divario tra i linguaggi di descrizione hardware e l'implementazione fisica del silicio. Esplorerai come i progetti logici vengono tradotti, ottimizzati e verificati utilizzando metodologie standard del settore. Attraverso chiare spiegazioni scritte, esempi pratici di script e scomposizioni concettuali strutturate, padroneggerai le fasi principali della sintesi e del layout fisico. Imparerai a definire i vincoli di temporizzazione, a gestire la distribuzione del clock e a risolvere le sfide di routing fisico mantenendo l'integrità del progetto. Cosa imparerai: - Comprendere il flusso completo di progettazione ASIC da RTL a GDSII, partendo dalla terminologia VLSI fondamentale e dai concetti a livello di gate. - Configurare i vincoli di sintesi logica ed eseguire i flussi di sintesi utilizzando Cadence Genus e Synopsys Design Compiler. - Analizzare i percorsi di temporizzazione ed eseguire l'analisi statica dei tempi (STA) per risolvere le violazioni di setup, hold e slack. - Implementare le fasi di progettazione fisica, inclusi floorplanning, placement, sintesi dell'albero di clock (CTS) e routing utilizzando Innovus e ICC2. - Applicare scenari Multi-Corner Multi-Mode (MCMM) e scrivere script Tcl fondamentali per budget di temporizzazione automatizzati. - Eseguire la verifica fisica e i controlli di equivalenza logica per garantire la correttezza del progetto post-layout. Il corso inizia con definizioni fondamentali di librerie, regole di progettazione e concetti di temporizzazione prima di procedere sistematicamente attraverso la sintesi logica, il posizionamento fisico e la chiusura dei tempi. Studierai scenari di progettazione realistici e completerai esercizi scritti per consolidare la tua comprensione dei flussi di strumenti Cadence e Synopsys. Questo corso è progettato per principianti, studenti di elettronica e aspiranti ingegneri VLSI che desiderano costruire una solida base teorica e pratica nella progettazione fisica. Non è richiesta alcuna esperienza precedente con strumenti EDA specializzati, sebbene sia consigliata una comprensione di base della logica digitale. Inizia a imparare oggi e padroneggia i fondamenti dell'implementazione moderna dei chip.