Podstawy akceleracji FPGA w chmurze z SDAccel

W miarę wzrostu zapotrzebowania na dane tradycyjne procesory mają problemy z dotrzymaniem tempa, co napędza przejście na wysokowydajne, rekonfigurowalne obliczenia.Akceleracja FPGA w chmurze oferuje idealną równowagę między elastycznością oprogramowania a szybkością na poziomie sprzętu dla nowoczesnych obciążeń. Ten kurs poprowadzi Cię przez podstawowe koncepcje i paradygmaty tworzenia aplikacji chmurowych przyspieszanych przez FPGA.Będziesz przechodzić od zrozumienia podstawowego współprojektowania sprzętu i oprogramowania do struktury wysokowydajnych jąder przyspieszania przy użyciu środowiska SDAccel. Czego się nauczysz: - Zapoznaj się z podstawami rekonfigurowalnych obliczeń, architekturami FPGA oraz kompromisami między procesorami, procesorami graficznymi i układami ASIC. - Wyjaśnij przepływ rozwoju SDAccel, w tym wykonywanie kodu hosta i modele wykonywania jądra sprzętowego. - Zastosuj zasady projektowania syntezy wysokiego poziomu (HLS), aby napisać zoptymalizowane jądra C / C ++ i OpenCL dla akceleracji sprzętowej. - Analizuj architektury pamięci, globalną optymalizację przepustowości pamięci i strategie transferu danych między hostem a FPGA. - Poznaj nowoczesne wzorce wdrażania chmury dla FPGA, w tym zwirtualizowane instancje przyspieszenia i zarządzanie w czasie wykonywania. Zaczniesz od nauki kluczowej terminologii, podstawowych pojęć sprzętowych i architektury urządzeń rekonfigurowalnych.Następnie pisemne moduły przeprowadzą Cię przez strukturalny projekt rdzeni przyspieszenia, techniki optymalizacji i przepływy pracy integracji chmury. Ten kurs jest przeznaczony dla programistów, architektów systemów i entuzjastów technologii, którzy chcą wejść w świat akceleracji sprzętowej.Nie jest wymagane wcześniejsze doświadczenie w projektowaniu FPGA lub języku opisu sprzętu (HDL). Zacznij czytać już dziś, aby odblokować moc sprzętowej przetwarzania w chmurze.