De la conception SoC au silicium : processus CMOS et liens

La conception d'un système sur puce (SoC) n'est que la première étape de la création d'une micropuce physique. Vous êtes-vous déjà demandé comment un plan numérique se transforme réellement en une tranche de silicium physique ? Ce cours démystifie le flux de conception post-SoC, comblant le fossé entre la conception de haut niveau et le processus de fabrication physique CMOS. Vous acquerrez une solide compréhension fondamentale de la manière dont les schémas de circuits sont préparés, vérifiés et fabriqués dans les fonderies de semi-conducteurs modernes. Ce que vous apprendrez : Comprendre les étapes fondamentales du processus de fabrication CMOS, des tranches de silicium à l'encapsulation finale ; Expliquer les liens critiques entre la conception physique SoC, la génération de schémas et la fabrication ; Appliquer les concepts de Design Rules Checking (DRC) et de Layout Versus Schematic (LVS) pour garantir l'intégrité de la conception ; Identifier les composants physiques clés d'une cellule CMOS, y compris les puits, les régions actives, les portes et les interconnexions ; Apprendre les bases des défis de fabrication modernes, y compris la technologie FinFET et les directives de Design for Manufacturability (DFM). Le cours commence par la terminologie essentielle des semi-conducteurs et les définitions fondamentales avant de vous guider étape par étape à travers la vérification des schémas, la génération de masques et la chimie physique de la fabrication CMOS. Vous passerez des concepts théoriques à la compréhension des flux de travail pratiques standard de l'industrie, entièrement grâce à des explications écrites claires et des exercices conceptuels. Conçu spécifiquement pour les débutants, ce cours ne nécessite aucune expérience préalable en fabrication de semi-conducteurs ou en électronique avancée. Commencez dès aujourd'hui votre voyage dans le monde physique de la fabrication de puces en silicium.