(Inggris) VLSI CAD Layout: Algorithms for Physical Chip Design

Merancang mikrochip modern dengan miliaran transistor hanya mungkin melalui otomatisasi desain yang sangat canggih. Mengerti algoritma yang mendasari alat tata letak VLSI CAD sangat penting bagi siapa pun yang ingin berprestasi dalam rekayasa semikonduktor dan otomatisasi rancangan elektronik (EDA). Kursus berbasis teks ini memandu Anda melalui matematika dasar, struktur data, dan strategi algoritma yang digunakan untuk menerjemahkan netlist logis ke tata letak silikon fisik. Anda akan berpindah dari memahami representasi geometris dasar ke menganalisis routing kompleks, penempatan, dan tantangan verifikasi fisik. Apa yang akan kau pelajari: - Mengerti fase inti dari aliran desain fisik VLSI, dari partisi ke verifikasi tata letak. - Menganalisis algoritma pemasangan, termasuk teknik pemasangan analitis, heuristik, dan force-directed. - Terapkan algoritma routing, termasuk routing global, routing rinci, dan optimasi routing modern yang dibantu machine learning. - Master desain aturan periksa (DRC) dan tata letak versus skema (LVS) konsep disesuaikan untuk arsitektur node canggih seperti FinFET. - Evaluasi layout parasitik dan strategi sintesis pohon jam untuk memastikan waktu optimal dan kinerja daya. Kursus ini dimulai dengan konsep dasar dalam desain fisik, membangun kosakata yang kuat dan pemahaman representasi geometri. Anda akan maju melalui langkah-demi-langkah penjelasan tertulis dari penempatan, routing, dan algoritma verifikasi yang digunakan dalam perangkat lunak EDA modern. Kursus ini dirancang untuk mahasiswa teknik, pengembang perangkat lunak yang memasuki industri EDA, dan desainer perangkat keras yang ingin memahami perangkat lunak alat yang mereka gunakan sehari- hari. Tidak ada pengalaman pengembangan CAD sebelumnya yang diperlukan, meskipun pemahaman dasar logika digital akan membantu. Mulai membaca hari ini untuk menguasai dasar algoritma dari tata letak silikon modern.